Nagy Laszlo

Bis 2009, VLSI Design/Verification Engineer, Fast HDL

Brasov, Rumänien

Fähigkeiten und Kenntnisse

5 years of VLSI design/verification experience(ASI

Werdegang

Berufserfahrung von Nagy Laszlo

  • Bis heute 15 Jahre und 2 Monate, seit Mai 2009

    VLSI Design/Verification Engineer

    EtherGate

    ASIC and FPGA targeted Verilog block design IP core integrations Verilog/SystemVerilog based verification

  • 3 Jahre und 2 Monate, März 2006 - Apr. 2009

    VLSI Design/Verification Engineer

    Fast HDL

    ASIC and FPGA targeted Verilog block design IP core integrations Verilog/SystemVerilog based verification

Ausbildung von Nagy Laszlo

  • 4 Jahre und 9 Monate, Okt. 2001 - Juni 2006

    Applied Electronics

    Transilvania University Brasov

Sprachen

  • Englisch

    Gut

  • Rumänisch

    Fließend

  • Ungarisch

    Muttersprache

  • Deutsch

    Grundlagen

21 Mio. XING Mitglieder, von A bis Z

Nachname:

ABCDEFGHIJKLMNOP
QRSTUVWXYZ