Ralf Künzel

Design, Synthese und Verifikation von FPGA mit Xilinx Vivado/ISE und LabVIEW FPGA Formale Verifikation mit Cadence JasperGold Erstellen von random constrained Testbenches mit SystemVerilog Laborverifikation mit LabVIEW

RTL-Design und -verifikation mit Verilog/SystemVerilog Synthese, Scan Insertion, STA & ATPG mit Synopsys-Tools Place & Route mit Cadence Encounter Laborverifikation mit LabVIEW AVR/Cortex-M0 Microcontrollerprogrammierung Testpatterngenerierung Layout von analogen Schaltungsblöcken

Laborverifikation mit LabVIEW

Studienschwerpunkt: Elektrische Antriebe und Steuerungen