Zoran Kudric

Angestellt, Digital Design Verification Engineer, Elsys Eastern Europe

Novi Sad, South Backa, Serbia, Serbien

Fähigkeiten und Kenntnisse

UVM
Verilog VHDL
SystemVerilog
C/C++

Werdegang

Berufserfahrung von Zoran Kudric

  • Bis heute 2 Jahre und 5 Monate, seit Feb. 2022

    Digital Design Verification Engineer

    Elsys Eastern Europe

XING Mitglieder mit ähnlichen Profilangaben

Frank Teske-Schmeling

Technischer Sachbearbeiter

Braunschweig

Steffen Edel

Verification Engineer

Halle (Saale)

NIKUNJ NALIYAPARA

Verification engineer

Europe

Doreen Oesterle

---

Stuttgart

Khawaja Nabeel Imtiaz

MS Embedded Systems

Rastatt

Emil Neborovski

Digital Design Engineer

Munich

Wolfgang Fallot-Burghardt

Geschäftsführer, Senior Mixed-Signal IC Designer

Bad Dürkheim

Jan Pelin

Entwicklungsleiter für Signalverarbeitung

Dresden

Wolfgang Bauer

Wissenschaftlicher Mitarbeiter

Erlangen

Cheng Liu

Senior Entwicklungsingenieur

Stuttgart

Anders Ramdahl

Senior Verification Engineer

München

TW Huang

Principal Digital Verification Engineer

Hsinchu

Kamil Kanafin

Top Integration Engineer

Krakow

Prasanna Balasubramanian Nagarajan

Elektro- und Informationstechnik

Munich

Kiran Kumar Tathekalva

Senior Engineer

Bangalore

Martin Wenzel

Computer Engineering

Garbsen

Ali SHAN

FPGA DESIGN ENGINEER

Lahore

ROSHAN ALI SK

Design Verification Engineer

Bangalore, State of Karnataka, India

Peter Reichel

Wissenschaftlicher Mitarbeiter

Dresden

Xun Mao

Principal Chip Design Engineer

Duesseldorf

21 Mio. XING Mitglieder, von A bis Z

Nachname:

ABCDEFGHIJKLMNOP
QRSTUVWXYZ