Vrutant Trivedi

- Verantwortlich für den anfänglichen Größen- und Kostenvergleich zwischen verschiedenen Technologien auf der Grundlage der Anforderungen auf Blockebene für ein bestimmtes Produkt - Entwurf verschiedener analoger Blöcke wie Quarzoszillator, Vorregler, BGR, LDO, LED-Treiber, UVD und OVD in der 180-nm-BCD-Technologie von TSMC - Verantwortlich für Block-Level- und Top-Level-Design und Verifizierung des Layouts für Automotive-Anwendungen in verschiedenen Technologien

• Layoutgestaltung von der zellbasierten bis zur obersten Ebene verschiedener analoger Schaltungen wie LVDS in XFAB xt018 SOI-Technologie in Cadence Virtuoso • Verifizierung des entworfenen Layouts in Assura für einen erfolgreichen Bandausschnitt • Design verschiedener Blöcke wie BGR, Verstärker und Relaxations-Oszillator für Projekte mit Automotive-Anwendungen in der 130nm BCD-Technologie von Global Foundries

• Elektrifizierung von Komponenten wie SPS, Sensoren, Relais, Leistungsschaltern, Motoren usw. basierend auf Single Line Diagram für Schneidemaschinen, die mit Ultraschalltechnologie arbeiten • Prüfung von Motoren und Maschinen auf Funktionsfähigkeit gemäß den Anforderungen

• Der schematische Aufbau und die Analyse von LC Cross-Coupled & Colpitts Oszillatoren mit Push-Push Konfiguration für eine PAM-4 mit 56 Gbaud Datenraten CDR Schaltung in Cadence Virtuoso • Design und Charakterisierung eines Induktors im Keysight Advanced Design System unter Verwendung von Momentum RF • Die Überprüfung nach dem Layout umfasste die DRC, LVS und QRC Extraktion, gefolgt von der PVT Simulation, der Corner Simulation und der Monte Carlo Simulation in der Virtuoso Umgebung

Entwurf eines auf Op-Amp basierenden Spannungsreglers in Cadence Virtuoso • Das LDO umfasste das Design eines Verstärkers mit guter Verstärkung & Phase-Margin und Band Gap Referenz (BGR) unter Verwendung der BiCMOS Technologie von IHP SG25H3 • Das Layout von LDO wurde mit DRC, LVS verifiziert und die QRC Extraktion wurde in Virtuoso Umgebung untersucht

Design & Analyse der Wellenleiter-Terminierung mit der CST Studio Suite • Zur Analyse und Analyse unterschiedlicher Strukturen zur Minimierung des maximalen Reflexionskoeffizienten im Frequenzbereich von 7,05 bis 10,0 GHz mit der CST Studio Suite

Entwurf eines statischen 4:1 Frequenzteilers in Cadence Virtuoso • Ein statischer 4:1 Frequenzteiler wurde mit D-Flip Flops unter Verwendung der CML Logik in Cadence Virtuoso unter Verwendung der IHP-SG25H3 BiCMOS Technologie entwickelt

• Verantwortlich für die Entwicklung von Programmen für verschiedene Zwecke auf SPS verschiedener Unternehmen wie Allen Bradley, ABB, Delta und Siemens • Grafikdesign und Visualisierung mit SCADA - Wonderware Design

• Schulung für die Arbeit an der Montage von Solarmodulen • Es beinhaltete das String Assembling, das Busing und das Testen von Solar PV Modulen

Circuits & System Design, Fast Integrated Circuits for Wireless Communication, and Integrated Circuits for Wireless Communication.

Circuits & Networks, Analog & Digital Electronics, Communication Engineering, Basic Electronics, and Power Electronics